開発環境

• OS: macOS 14.7 Sonoma
• Chip: M3 Max

Part I: Hardware

階層：高レベル言語 → VM コード → 低レベル言語 → マシン語 → CPU, RAM, チップセット → 論理ゲート → ハードウェア

Java のインストール

https://www602.math.ryukoku.ac.jp/OOProg/jdk-mac.html

https://www.oracle.com/java/technologies/downloads/

ARM64 DMG Installer をダウンロード

https://www.oracle.com/java/technologies/downloads/#jdk24-mac

1. .pkg をダブルクリック
2. インストールウィザードが起動
3. ウィザードに従って進めるとインストール完了の旨が表示される
   • 
4. ウィザードを閉じる
5. ターミナルを起動
6. Java のバージョン確認：java -version
7. ✅️ バージョンが表示されたら Java のインストール完了！

java -version
# java version "24.0.1" 2025-04-15
# Java(TM) SE Runtime Environment (build 24.0.1+9-30)
# Java HotSpot(TM) 64-Bit Server VM (build 24.0.1+9-30, mixed mode, sharing)

Nand2Tetris Software Suite のインストール

1. Nand2Tetris Software Suite の zip ファイルのダウンロード
2. 解凍
3. ハードウェアシミュレータの起動：sh ./nand2tetris/tools/HardwareSimulator.sh
   • 起動コマンドは macOS 用の公式セットアップドキュメントの "Install the Nand2Tetris Software Suite" の節を参照
4. ✅️ ハードウェアシミュレータが起動すれば Nand2Tetris Software Suite のインストール完了！
   • 

環境構築 DONE

プロジェクト1を始める前に、この本の付録AとHDLサバイバルガイドを読んでください。

と Coursera に言われたので、書籍の付録 A、B を読んだ。

付録 A はブール関数の証明について。さらっと読んだ。
付録 B は Hack コンピュータ用の HDL（Hardware Description Language、ハードウェア記述言語）の解説。こっちが重くて 2 時間くらいでじっくり読んだ。

• 付録 A：ブール関数の合成
• 付録 B：ハードウェア記述言語

明日は p.11 ~

2025.06.03 Project 1：ブール論理

続き。書籍 p.11 ~

今日は Xor の実装まで。
明日でモジュール 1 終われそう。

https://github.com/nukopy/nand2tetris/pull/2#issue-3108523463

2025.06.04 WED Project 1：ブール論理

続き。Mux / DMux の実装から。

セレクターの作り方が理解できると複数入力のマルチプレクサもさくさく進む。

DMux8Way まで実装完了！

これから 2-3 章で使用する処理チップとメモリチップを作るための基本的な論理ゲートの実装をした。
さらに処理チップとメモリチップは Hack コンピュータの CPU とメモリデバイスの構築に使われる。

✅️ Coursera の Project 1 にも提出完了！

✅️ 2025.06.04 WED Project 1：ブール論理 DONE

実装、Coursera への提出 DONE!!

開始

https://www.coursera.org/learn/build-a-computer/supplement/4DqXs/course-overview

コースの宿題は6つのプロジェクトで構成されています：

• プロジェクト1：And、Or、Not、マルチプレクサなどの初歩的な論理ゲートの構築
• プロジェクト2：算術論理演算ユニット（ALU）の構築に至る、加算器チップファミリーの構築
• プロジェクト3：レジスタとメモリ・ユニットの構築、最終的にはランダム・アクセス・メモリ（RAM）の構築
• プロジェクト4：機械語を学び、それを使って低レベルのプログラムを作成します。
• プロジェクト 5: プロジェクト 1～3 で構築したチップセットを使用して、中央処理装置 (CPU) と、プロジェクト 4 で導入した機械語で記述したプログラムを実行できるハードウェア・プラットフォームを構築します。
• プロジェクト 6: アセンブラの開発、つまり記号的な機械語で書かれたプログラムをバイナリ実行可能コードに変換する機能の開発。

この Hack を作る訳ね

✅️ 2025.06.04 WED モジュール 3：コース概要 DONE

とりあえずコースの概要を見たので、次は書籍「第 2 章 ブール算術」p.39 から入る。
書籍→実装→ハードウェアシミュレータでテスト→OK なら Coursera に提出。

2 の補数表現理解！
4o に何回か聞いてまとめた。

• Q. 「2 の補数」とはなんなのか？

  「2 の補数」とは「2 進数における負の整数の表現方法」の 1 つ。

  • 他にどんな表現方法があるのか？

    表現法	特徴
    符号付き絶対値	最上位ビットを符号（0:正, 1:負）にする（加減算が面倒）
    1 の補数	負数 = ビット反転（1111 = -0 問題がある）
    2 の補数	負数 = ビット反転して +1（加減算がシンプル！）← 主流

  • 「2 の補数」の定義

    nビットの 2 進数で -x を表すには：

    2ⁿ - x
    

    つまり、nビット中で x の反転 + 1。

    「ビット反転して + 1」を覚えよう！！

    例えば 8ビットで -5 を表すには：

      +5 = 00000101
    → ビット反転    = 11111010
    → +1            = 11111011  ← これが -5（2の補数表現）
    
    

  • 要点

    • ✔️ 数の表現方法の一つ
    • ✔️ 2進数の世界限定の話
    • ❌ 10進数には「2の補数」という考え方は使わない。2 進数の世界限定の話なので。

  • 名前の由来

    ✅ なぜ「2の補数」なの？

    この名前の由来は、2ⁿ - x という数式そのもの。

    • 通常の減算 A - B は A + (2ⁿ - B) に置き換えられる
    • この 2ⁿ - B が「B の 2 の補数」

    だから「2の補数」という。

  • 2 の補数表現をコンピュータの加算、減算に使うのは便利なのは理解できたけど、「内部の数値を 2 の補数表現を使っています」というのは誰が定義しているものなの？

    → CPU（命令セットアーキテクチャ、ISA）を設計する人たちが決めています

    たとえば：

    • x86 や ARM のようなアーキテクチャでは、「整数の符号付き表現としては 2 の補数を使う」と仕様で明示されている。
    • つまり、「命令 ADD, SUB などは、オペランドを 2 の補数とみなして演算します」とあらかじめ CPU が決め打ちしている。

    だから、プログラマやOS、コンパイラはそれに合わせて設計する必要がある。

次は加算器の仕様を見る。

• 半加算器（Half Adder）：2 つのビットの和を求める
• 全加算器（Full Adder）：3 つのビットの和を求める
• 加算器（Half Adder）：2 つの n ビットの和を求める

今日は Inc16 の実装まで。
明日 p.48 ~ ALU の仕様を確認して実装。

Inc16 のシミュレーション

2025.06.04 WED Project 2：ブール算術（続き）

続きから。ALU 実装やる。

とりあえず概要把握のため動画見てみる
https://www.coursera.org/learn/build-a-computer/lecture/6ZS46/unit-2-4-arithmetic-logic-unit

フォン・ノイマンアーキテクチャ

[一般論] ALU とは？

算術論理演算機 Arithmetic Logic Unit (ALU) は算術演算と論理演算を計算するように設計された論理ゲート（nand2tetris では「チップ」）、チップである。2 つの入力を受け取って結果を出力する関数を計算する。

ALU に実装された関数は「あらかじめ定義された（pre-defined）算術関数、論理関数群」である。

f: one out of a family of pre-defined arithmetic and logical function

• 算術演算：整数の加算、乗算、除算
• 論理演算：And, Or, Xor, ...

ALU を実装するとき、どの演算までをハードウェア（ALU）に実装するかの判断をする。
ハードウェアで実装しなくても、ソフトウェアレイヤ（OS レイヤーやその上のアプリケーションレイヤー）で実装することができる。

どのレイヤーで実装するかを考えるときトレードオフを考慮に入れる。ハードに実装すると高速だがチップの設計・製造にコストがかかる。ソフトウェアだと後から実装できるため拡張性に優れるが計算速度がハードの実装に劣る、というトレードオフがある。

Hack コンピュータで実装する Hack のインタフェース

• Chip Name: ALU
• In:
  • データ：x[16], y[16]
  • 制御ビット：zx, nx, zy, ny, f, no
    • 2 つの入力 x, y に対してどの演算（算術演算、論理演算）を行うかを決定するための 6 つビット
    • Hack コンピュータで実装する ALU では、この 6 つのビットの組み合わせで 18 個の演算の内の 1 つを選択し、計算する。
    • 制御ビットが 6 ビット分あるので、18 個よりも多くの演算を実装することはできるが、ここでは Hack コンピュータの実装に必要な 18 個の演算に絞っている。（原理的には 6 ビットあるので 2^6 = 64 個の演算を実装できる）
• Out:
  • データ：out[16]
  • 制御ビット：zr, ng

Hack コンピュータで実装する Hack の仕様

演習

出力の制御ビットについて

• Out:
  • out[16]
  • zr: 出力 out が 0 ならフラグを立てる。そうでなければ 0。
  • ng: 出力 out が負の値ならフラグを立てる。そうでなければ 0。

なぜこの 2 つの出力の制御ビットが必要かは、Hack のコンピュータアーキテクチャ全体を構築すると明らかになる。

Hack コンピュータの ALU はシンプルで、エレガントで、実装が簡単！

シンプルさが究極の洗練
Simplicity is the ultimate sophistication.

ALU の実装はわからないときは真理値表書くとこれまでの実装で出てきたパターンを適用できる。

入力の制御ビット f の適用はマルチプレクサ（セレクタ）の考え方でいける。f をセレクタに見立てて、f が 0 のときは x & y を通して、f が 1 のときは x + y を通す、というマルチプレクサの実装パターンで実装できる。

→ というかマルチプレクサ Mux16 使えば良いじゃん()

ALU の 2 つのテストが通った！時間測ってないけど 30 分くらいテストに時間かかった気がする。多分ヘルパーチップによるもの。ビルトインだけだとテスト早い。

• ALU-basic.tst（出力の制御ビットを含めたテスト）
• ALU.tst（出力の制御ビットを含めたテスト）

コーディングエージェント縛ってたけど、ヘルパーチップのテスト（*.tst, *.cmp）だけ書かせた。

✅️ Coursera の Project 2 に提出完了！合格！

✅️ 2025.06.05 THU Project 2：ブール算術 DONE

いまのところ悪くないペース

時間の概念をこれまで作ってきた回路（論理ゲート）に導入したい。

• これまで作ってきた組み合わせ回路は入力と出力が同時に起こる。出力 out(t) は入力 in(t) に依存する関数 f(t)。
  • 組み合わせ回路：out(t) = f(in(t))
• 順序回路は出力が 1 単位時間前の入力に依存する。出力 out(t) は入力 in(t-1) に依存する関数 f(t)。
  • 順序回路：out(t) = f(in(t-1))

順序回路では 1 単位時間前の入力に依存するので、入力を次の出力に使用できる。
これにより、+1 単位時間後に前の時間の出力を保持できるようになるる。つまり回路が時間依存の状態を持てるようになる。

コンピュータが時間と記憶をどのように扱うようになるのか、特に逐次論理に焦点を当てている。

まず、時間要素を無視していた組み合わせ論理 combinatorial logic とは異なり、実際にはハードウェアの再利用や過去の情報の記憶のために時間が必要である。

コンピュータで時間を扱うために、物理的な連続時間をクロックによって離散的な整数時間単位に分割する。これにより遅延の問題を無視し、各時間単位で状態が変化することを論理的に捉えられるようにしている。

現在の出力が現在の入力のみに依存する組み合わせ論理に対し、逐次論理 sequential logic では過去の入力や状態に基づいて現在の出力が決定されるという違いがある。

これにより、コンピュータに時間の概念を導入することができる。

なぜコンピュータに時間の概念が必要か？

• データを保持したい（演算結果を保持したい）

2025.06.08 SUN Project 3：メモリー（続き）

一日お休みした（というか Claude Code ひたすら触ってた）ので再開

連続的な時間をサイクルという一定の長さの区間で区切り、時間を離散的に扱えるようにする。

サイクルの実装には 2 つのフェーズを連続的に交互に動く発振器を使うのが一般的。
2 つのフェーズは 0/1, low / high, tick / tock のようにラベル付けされる。tick の開始から次の tock の終了までの経過時間をサイクルと呼ぶ。1 サイクルが離散時間の単位である。

現在のクロック位相（tick or tock）はバイナリ信号（電圧の高低？）で表される。
ハードウェアの回路を使用し、同じクロック信号がシステム内の全てのメモリチップに同時に送信される。

全てのチップに接続されたクロックはマスタークロックと呼ばれる。
マスタークロックにつながる全てのチップにおいて、クロックの入力は下位レベル（≒構成要素）の DFF 回路に流される。

クロックサイクル (t) の終わりにのみ、チップが新しい状態に移行し、次のサイクル (t+1)でその新しい状態がチップから出力される。

ハードウェア：クロック用発振器、水晶振動子

https://ele.kyocera.com/ja/technical/xtal_clock/

クロック信号とは？
規則正しく刻まれる周期的な電気信号です。これによって、複数の電子回路間で作動のタイミングを合わせることができます。

https://monoist.itmedia.co.jp/mn/articles/0611/28/news110.html

• (2023/02) MEMS発振器と振動子の比較

https://www.macnica.co.jp/business/semiconductor/articles/sitime/142862/

• 振動子は、圧電現象をもつセラミックや水晶の振動片を利用した受動部品です。振動させるためには、発振回路（IC）を用いる必要があります。
• 発振器は、振動子と発振回路をパッケージングし、ワンチップとなったものを指します。

クロック用発振器

クロック用発振器は、水晶デバイスメーカーが「発振回路」と「水晶振動子」をパッケージに詰め、最良の発振状態をお客様に提供するものです。
電圧を加えるだけで、必要な周波数のクロック信号が得られます。

雰囲気だけ

• 033 百円マイコンを使った水晶発振器と分周回路

今回は、CPUクロックに使う水晶発振子の周波数精度を確認するため
テスト的に、百円マイコンで、水晶を発振させ 1/10に分周して
ユニバーサルカウンタで周波数を読み取る事が、今回の目的です

https://youtu.be/-8AFWCc8frA?feature=shared

何もわからんが、MIL 記法部分だけかろうじて認識できる

水晶振動子って実物こんな感じなのか
秋月とかで買えるのかな

クロックの立ち上がりエッジを "イベント" としている

位相とは？

話は逸れたが実装に移る。

理解がまだ浅いので Bit.tst にコメント書きながら Bit.cmp でゲートの値の変化を眺める。

RAM8（レジスタを 8 個並べた RAM）の実装できた！
あとはこれを組み合わせて RAM16K まで走る。

RAM64 DONE

RAM512、RAM4K、RAM16K DONE!!

RAM8 から階層構造で RAM16K までできるのおもしろい

あとアドレスの解釈の仕方がおもしろくて、チップの内部で入力のアドレスをどう解釈しようがその番号に対して同じ出力を保証できれば良いって仕組みがおもしろい。

例えば、x5x4x3x2x1x0 の 6 bit のアドレスがあって、3 bit ずつ「RAM の内部でどの RAM チップを選択するか」、「選択した RAM の中でどのアドレスのレジスタを選択するか」に使うんだけど、
お行儀良く x2x1x0、x5x4x3 と上位下位 3 bit ずつに分けて使っても良いし、x5x2x0、x4x3x1 みたいなぐちゃぐちゃに使っても良い。

結局特定のアドレスに対してどのメモリレジスタへ読み書きするかが一意に定まれば良いのでアドレスの解釈何でも良い（可読性が悪いので結局お行儀良く使うけど）。

プログラムカウンタの実装 DONE！

✅️ Coursera の Project 3 に提出完了！合格！

（本当にテストされているのか試した。いくつかの HDL ファイルを抜いて zip 化したら本当に採点で減点された）

✅️ 2025.06.08 SUN Project 3：メモリー DONE

https://github.com/nukopy/nand2tetris/pull/4

最初に立てたスケジュールよりは 5 日間くらい巻けている。なんだかんだでペースが良い時と悪い時があるから、1 つのモジュールに 3 日取っているのはちょうど良い。

ソフトウェアの方はモジュール 8：アセンブラが終わってからスケジュール引く。

順序回路のクロックの概念に苦戦したけど、ハードウェアシミュレータを動かしながら出力を見ると理解できてきた。

コンピュータシステムで状態を保持するには時間の概念が必要。
時刻 t-1 のときの状態を t になったときでも保持させ続けたい。

それを実現するための仕組みが（クロック）サイクル。連続的な時間をサイクルに分割して離散的に扱えるようにする。

今日もやっていき

https://www.coursera.org/learn/build-a-computer/supplement/s0B02/module-4-machine-language

概要

新しいコンピューター・システムを構築する上で決定的に重要なのは、低レベルの機械語（命令セット）を設計することである。結局のところ、これはコンピューターそのものが実際に構築される前に行うことができる。
例えば、まだ出来上がっていないコンピュータをエミュレートするJavaプログラムを書き、それを使って新しい機械語で書かれたプログラムの実行をエミュレートすることができる。このような実験によって、新しいコンピュータの骨太の「ルック＆フィール」をよく理解することができ、ハードウェアと言語の設計の両方を変更・改善する決定につながる可能性がある。
同じようなアプローチで、このモジュールではHackコンピュータと機械言語が作られたと仮定し、Hack機械言語を使っていくつかの低レベルプログラムを書きます。その後、付属のCPUエミュレータ（コンピュータ・プログラム）を使ってプログラムをテストし、実行します。この体験は、低レベル・プログラミングを体験するだけでなく、ハック・コンピュータ・プラットフォームの概要を実際に体験することができます。

主要概念

• オペコード
• ニーモニック
• バイナリ機械語
• 記号機械語
• アセンブリ
• 低レベル算術
• 論理
• アドレッシング
• 分岐
• I/O コマンド
• CPU エミュレータ
• 低レベルプログラミング

• どの操作を行えるようにするか？
  • 算術演算
  • 論理演算
  • フロー制御
• コンピュータ上で動くデータ型をどのように決めるか？

メモリー階層

急にプログラムの書き方の基本が出てきた

ひとまず本の 4 章 機械語を読み終わった。
これから Mult.asm と Fill.asm の実装に入る。

アセンブリ言語のプログラムの実行は nand2tetris 公式の CPU エミュレータを使用する：

Mult.asm の実装

疑似コード

Mult.asm のテスト通った！

プログラム実行時、ROM にプログラムのラベル宣言が読み込まれないのが良く分からない。

ラベル宣言は、(symbol) という形式のテキスト行で表される。
アセンブラは symbol をプログラムの次の命令のアドレスにバインドすることで、ラベル宣言を処理する。
アセンブラがラベル宣言を処理するときに取る動作は以上であり、バイナリコードは何も生成されない。
ラベル宣言が疑似命令とと呼ばれる理由はこのためだ。
ラベル宣言はシンボルを操作するために存在し、コードは何も生成しない。

（コンピュータシステムの理論と実装 第 2 版 p.96 より引用）

つまり、ROM にラベル宣言は読み込まれない。実際に上記の Mult.asm の CPU エミュレータでの実行結果を見ても、たしかにラベル宣言は ROM 上に存在しない。

あーー完全理解。ありがとう 4o。

1. LOOP というシンボルが現在の ROM のアドレスにバインドされる
   • ラベル宣言 (LOOP) が書かれている行。上の実装例だと、0-origin の 6 行目）にバインドされ、LOOP というシンボルがシンボルテーブルに載る。ここではバイナリコードは吐かれない。
   • 
2. アセンブリが A 命令 @LOOP のシンボルをシンボルテーブルを使って解決し、@6 に変換（.asm）→バイナリコードに変換（.hack）

（以下 4o の出力）

わからないこと

• (LOOP) のようなラベル宣言は、なぜ ROM 上に存在しないのか？
• @LOOP のようなジャンプ先は、どうやって数値アドレスに変換されるのか？
• 「ラベルは ROM アドレスにバインドされる」とあるが、誰が・いつ・どのようにそのバインドを管理しているのか？

実際の仕組みと処理の流れ

Hack アセンブリ処理の全体像（2パス方式）

Hack アセンブリは、アセンブラ（Assembler）というプログラムが .asm ファイルを .hack に変換することで実行可能なバイナリを生成します。

🥇 パス1：ラベルの登録（ラベル宣言の処理）

1. アセンブラは、アセンブリファイルを上から順に1行ずつ読んでいく。
2. (LOOP) のようなラベル宣言を見つけたとき、そのラベルを「現在の ROM 命令数（＝現在の命令アドレス）」にバインド。
3. @Xxx や D=D+A など実際に ROM に書き込まれる命令だけをカウント。
4. この処理の結果、シンボルテーブル（symbol table）が次のように出来上がる：

LOOP → 2
END  → 10

🥈 パス2：命令の変換（シンボルの解決と機械語生成）

1. アセンブラは再びファイルの先頭から読む。
2. @LOOP のようにシンボルを含む A 命令があった場合、シンボルテーブルからアドレスを引いて @2 に置き換える。
3. すべての命令を16ビットのバイナリに変換して .hack ファイルに出力。

✅ 結果として…

• (LOOP) 自体は機械語に変換されない（ROM に書かれない）
• @LOOP は @2 となってバイナリ命令 0000000000000010 になる

用語の整理

今日はここまで。
明日 Fill.asm を終わらせて 4 章 機械語を終わらせる。

2025.06.10 TUE Project 4：機械語（続き）

Fill.asm の実装やる。
疑似コード書いて実装。

Fill.asm のテスト通った！

✅️ Coursera の Project 4 に提出完了！合格！

Fill.asm はこんな感じ。

キーボード入力があると画面（メモリマップ）が黒く塗りつぶされ（1111....）、ないと白く塗りつぶされる（0000....）。

• キーボード入力あり：黒

• キーボード入力なし：白

動画は以下を参照：

https://github.com/nukopy/nand2tetris/pull/5#issuecomment-2957604190

✅️ 2025.06.10 TUE Project 4：機械語 DONE

https://github.com/nukopy/nand2tetris/pull/5

概要

この4つのモジュールを振り返ってみよう。

• 初歩的な論理ゲートをいくつか作り（モジュール1）、
• それを使ってALU（モジュール2）、
• RAM（モジュール3）を作った。
• そして、コンピュータ全体が実際に利用可能であると仮定して、低レベル・プログラミング（モジュール4）で遊びました。

このモジュールでは、これらすべてのビルディングブロックを組み立てて、Hackと呼ばれる汎用16ビットコンピュータを作ります。Hackの中央処理ユニット（CPU）を作ることから始め、CPUとRAMを統合し、Hackの機械語で書かれたプログラムを実行できる本格的なコンピュータシステムを作ります。

主要概念

• フォン・ノイマンアーキテクチャ、ハーバード・アーキテクチャ
• ストアドプログラムの概念
• フェッチ-エキュートサイクル
• データバス
• 命令バス
• CPU
• コンピュータ設計

このプロジェクトでやること

機械語を実現するコンピュータを構築する

CPU <-> Memory 間のデータのやり取り

3 つのデータの通り道＝バスを使用する：

• Data Bus データバス
• Address Bus アドレスバス
• Controll Bus 制御バス

Memory

これまで作ってきた & これから作るハードウェアの階層構造

Project 5 では、CPU、memory を作り、これらを組み合わせて computer (= Hack computer) を作る。

全てのチップは初歩的な論理ゲートから構成されていることを改めて認識する。

Hack Computer の I/F

Hack CPU の実装

RAM (Data Memory) の実装

Screen、Keyboard のメモリマップは Project 4 で使ったやつ。

ROM (命令メモリ) の実装

RAM のシンプル版。
ビルトインチップとして提供される。

Memory.hdl 実装中。
バグあり。起きたら続き。

2025.06.13 TUE Project 5：コンピュータアーキテクチャ（続き）

Memory.hdl の実装

バグの原因はアドレス範囲の判定の実装がぐちゃぐちゃだったこと。
整理してから実装したらシンプルだった。

Memory.hdl の実装 DONE!

CPU.hdl の実装

計算機の歴史

https://museum.ipsj.or.jp/computer/dawn/history.html

かの有名なパンチカードシステムは 1884 年。

https://www.kogures.com/hitoshi/history/punch-card/index.html

19世紀の終わりごろには小形電気モータが登場し，電気を動力とする計算機を開発できるようになった．米国では統計処理を効率化するため，ハーマン・ホレリスはパンチカードを用いた統計処理機械を1884年に開発した．これはパンチカードシステム（PCS）

フォン・ノイマンによってプログラム内蔵方式が提唱されたのが 1945 年。

1945年06月
【世界】J.v.Neumann：EDVACに関する報告書初稿（プログラム内蔵方式の概念を示す）

電子コンピュータの誕生

• 1946 年：NIAC（世界発の電子コンピュータ）
  　　　　問題ごとに配線しなおす方式
  　　　　フォン・ノイマン型コンピュータの提案
  　　　　　（プログラム内蔵型）
• 1949 年：EDSAC
  　　　　（世界発のフォン・ノイマン型コンピュータ）
  　　　　ソフトウェアの原点

EDSAC の構成

引用元：https://web.tuat.ac.jp/~e-learn/slide/pdf/e1.pdf

うおーー CPU のテスト通った！
1 章からの実装でここが一番時間かかった気がする

ラスト残すは Hack コンピュータ（Computer.hdl）のみ

Hack コンピュータ（Computer.hdl）の 3 つのテスト全て通った

• ComputerAdd.tst

• ComputerMax.tst

• ComputerRect.tst

✅️ Coursera の Project 5 に提出完了！合格！

✅️ 2025.06.13 FRI Project 5：コンピュータアーキテクチャ DONE

（正確には 2025.06.14 SAT 午前 4:40）

https://github.com/nukopy/nand2tetris/pull/6

Answer by o3

ざっくりまとめ

• フォン・ノイマン型コンピュータ＝「プログラムもデータも同じメモリに置き、CPU が逐次的にそれを読み書きしながら処理する」方式。
• 中心コンセプトは stored-program（プログラム内蔵方式）。
• なにが革新的だったか：ハードをいじらずにメモリを書き換えるだけで別の処理ができる“汎用・再プログラム可能”な計算機を実現した点。

1. そもそも何が「ノイマン型」なのか

1945 年、ジョン・フォン・ノイマンが EDVAC 計画のメモ（通称 First Draft Report on EDVAC）で提唱したアーキテクチャを指す。典型的には次の５ブロックを一本のバスでつなぐ形で説明される。

ここで大事なのが「メモリの中身は純粋なビット列であり、CPU は 命令 も データ も区別せず読み書きできる」という点。これこそが stored-program idea で、今日の CPU がバイナリを RAM にロードして実行するやり方の原型だ。

2. 当時のコンピュータとの違い

要するに 「プログラム＝ハードウェア配線」 だった世界から、「プログラム＝メモリ上のデータ」 に移行したのが革命ポイント。

3. 何が革新的だったか

1. 再利用性・汎用性
   新しい問題を解かせたいときはコードを書き換えるだけ。ハード改造が不要になり開発サイクルが激短になった。

2. 自己改変コードが可能
   命令をデータとして扱える＝実行中に自分の命令列を書き換えるメタプログラミングも理論上 OK（実際の利用は限定的だが当時は衝撃）。

3. 周辺機器を問わず同じ論理
   I/O デバイスが変わっても、CPU-メモリ-I/O の三層モデルで抽象化できる。今日の OS がドライバで抽象化する発想の源流。

4. 資源の共有
   演算装置とメモリをタイムシェアできるため、部品点数が抑えられコストダウン。

5. 理論と実装のブレークスルー
   チューリングマシン理論（プログラムもデータもテープ上の記号）を電子計算機のレベルで具体化。理論が実用マシンに一気に降りてきた瞬間だった。

4. 典型例と影響

• EDVAC（設計：1945–）
• EDSAC（ケンブリッジ大, 1949）
• IAS machine（プリンストン, 1951）
  これらのクローンが世界中に波及し、“ノイマン型”がデファクトに。さらに
• IBM 701 → メインフレーム
• DEC PDP-8 → ミニコン
• Intel 4004 → マイクロプロセッサ
  とスケールダウンしつつも同じ枠組みで進化した。

5. その後見えてきた制約（おまけ）

• メモリ帯域がネック
  命令もデータも同じバスを奪い合うためスループットが頭打ち（いわゆる von Neumann bottleneck）。
• ハーバード型（命令メモリとデータメモリを分離）やキャッシュ階層の導入は、このボトルネック緩和策として登場。

まとめ一言

「プログラムはハードではなくデータである」
たったこれだけのアイデアが、計算機を“作業内容を書き換えられる万能ツール”へと進化させ、現代のソフトウェア産業の土台になった。

Answer by o3

フォン・ノイマン型コンピュータ（von Neumann architecture）の丁寧な定義

1. 歴史的背景と命名

• 出典
  1945 年６月、プリンストン高等研究所に在籍していた数学者 John von Neumann がまとめた覚書
  First Draft of a Report on the EDVAC（EDVAC 計画草案）が原典。
• 「ノイマン型」 は厳密には本人単独の発明ではなく、EDVAC 共同開発陣（Eckert, Mauchly ほか）の合意事項を von Neumann が数学者らしい整理で文章化したものが広く読まれたため、その名が冠された。

2. 核心概念 ― stored-program (= プログラム内蔵方式)

命令列（プログラム）も計算対象（データ）も、同一の読み書き可能メモリに格納し、
CPU がそこから逐次的に取り出して解釈・実行する
という方式そのものが「ノイマン型」の必須条件である。

これにより

• メモリ上の内容を書き換えるだけで異なる仕事をさせられる（“汎用性”）
• 命令をデータとして扱えるので、理論的には自己書換えプログラムが可能
• ハードウェアの再配線なしに再プログラムできる

3. 構成要素（５ブロックモデル）

以下の ５つの論理ブロック が単一のバス（または同等の通信路）で結ばれている構造を指すのが一般的な形式的定義。

補足

• ALU と CU をあわせて 中央処理装置 (CPU) と総称する。
• 先行機 ENIAC では「プログラム」はプラグボード配線だったため、この主記憶ブロックの中には存在し得なかった。

4. 動作モデル（フェッチ–デコード–実行サイクル）

1. Fetch
   制御装置がプログラムカウンタ (PC) で示す主記憶番地から命令語を取得。

2. Decode
   命令語のビット列を解析し、演算種別とオペランド番地を決定。

3. Execute

   • ALU に演算を依頼
   • I/O へデータ転送
   • PC を更新（分岐命令なら改変）

4. 次サイクルへ — 停止命令や例外がない限り永久に繰り返す。

逐次処理 (sequential execution) が本モデルの前提であり、並列演算は構造上オプションにすぎない（後年のスーパースカラーやパイプラインは、逐次的な抽象モデルを高速化する実装技法であって定義変更ではない）。

5. 形式的要件を箇条書きで

1. 単一・読み書き可能なランダムアクセス記憶を命令とデータが共有

2. 単一のアドレス空間（命令番地とデータ番地が同じ数直線上に乗る）

3. 逐次的フェッチ–デコード–実行制御を行う CPU

4. 命令語は固定もしくは可変長のビット列で、

   • opcode（操作コード）
   • operand（直値またはメモリアドレス）
     を含むフォーマットを持つ

5. 入出力はメモリ転送で抽象化され、装置固有動作は CPU から見て「命令あるいは割込み」で表現される

これら５要件を満たす限り、実装が真空管・トランジスタ・LSI・FPGA であっても「ノイマン型」と呼べる。

6. 他アーキテクチャとの対比で見る境界線

7. 「ノイマン型」定義の意義

• 学術的には チューリング機械の計算モデルを物理実装に落とす最低条件を言語化したもの
• 産業的には ソフトウェアという独立した知的資産を成立させた前提
• 教育的には 計算機構成論・OS 論の最初の抽象階層（CPU と主記憶）を規定

まとめ

フォン・ノイマン型コンピュータとは
「プログラムとデータを同一の読み書き可能メモリに置き、そこから逐次的に命令を取り出して解釈・実行する中央処理装置を核とする５ブロック構成の計算機体系」
— この要件を満たす限り、その実装技法や規模にかかわらず “ノイマン型” と呼ばれる。

Wikipedia: von Neumann architecture

https://ja.wikipedia.org/wiki/ノイマン型

ノイマン型コンピュータの定義

メインメモリ (読み書き可能な一つのアドレス空間) に 命令(プログラム)とデータが同じ形式で格納され, プロセッサがそのメモリから命令を 順番に取り出し (フェッチ) → 解読 (デコード) → 実行 する仕組みをもつコンピュータのモデル。

中心となる概念

ストアドプログラム方式 (stored-program concept)

プログラムを「配線」ではなく「データ」としてメモリに置き、必要に応じて書き換えたり入れ替えたりできる――この一点がノイマン型の肝。

なぜ革新的だったか

1. 再プログラムが瞬時に
   ハードを組み替える手間が消え、メモリ内容を書き換えるだけで新しい計算が可能になった。
2. 汎用性の飛躍
   目的別の“計算装置”から、タスクごとにソフトを載せ替える“万能機”へ。ソフトウェア産業の土台をつくった。
3. 理論と実装の接合
   チューリング機械の「命令もデータも同じテープ上」というアイデアを、電子計算機で現実化した最初の設計だった。

Q. あくまでもモデルだよね

うん、あれは「実装」じゃなくて抽象的な枠組み＝モデル。
日本語で言うなら、状況に合わせて次の表現がしっくり来るよ。

フォン・ノイマンの場合は

「フォン・ノイマン型計算モデル」
「フォン・ノイマン・アーキテクチャ」

のどちらでも通じる。日常の技術文書だとカタカナそのまま「モデル」「アーキテクチャ」を使うことが多い。

Q. 計算機のモデルという理解であっている？この場合「計算機」とはなにかという定義が必要だけど。どのレイヤーの概念なのかがまだ理解できていない。少なくとも物理的な設計ではないし、具体的な命令セットアーキテクチャの話もしていない。論理的な設計のレイヤーになるのかな。具体的にレイヤーを図示しながら整理・丁寧に説明して。

https://x.com/nukopy_dev/status/1933455321466614209

Coursera の nand2tetris 前半講義ラストの節やね

やるぞ
放置しすぎた

機械語の文法を忘れてしまったので復習

「4 章 機械語」を読んで Mult.asm、Fill.asm の実装をやり直した。