Arduino UNO R4 Minima 用のブートローダーのソースコードを読む ( SystemInit 編 )
変更履歴
- rev.1 2025/01/14 変更履歴を追加。「[対象外] BSP 未初期化変数の早期初期化」の SystemCoreClock に関する記述を修正。
- rev.0 2025/01/12 新規作成
1. はじめに
この記事では、前回の記事で省略した SystemInit
関数について確認した内容をまとめます。
ビルドしたブートローダーが実行する SystemInit
関数は、Renesas の Flexible Software Package (FSP) に含まれています。この関数は、Renesas マイコンの機能やビルド設定に応じて必要な処理が組み込まれます。Cortex-M85 のエラッタ対応や TrustZone に関する設定など、Cortex-M4 には適用されない処理が多く含まれていますが、今回は勉強のため、対象外となる機能についても可能な限り確認しました。
ただ、SystemInit
関数内で実行されるクロック設定処理 (bsp_clock_init
関数) については、情報量が多いため次回の記事で記述することにいたしました。Minima 用のブートローダーがアプリケーションを起動するまでの確認については、次の記事で終了する予定です。
- 過去の関連記事
2. SystemInit 関数
SystemInit
関数の各コードブロックを、上から順番にセクションに分けて記述します。対象外となるコードについてはセクション名に [対象外] と記載しました。
[対象外] Cortex-M85 のキャッシュと分岐機能の初期化
Cortex-M85を搭載したマイコン 向けの設定です。命令キャッシュ、分岐予測、および低オーバーヘッド分岐拡張を有効化する設定が行われています。
さらに、最新のリリース版(v5.7.0)では、初期化処理に加えてエラッタ対策が実装されています。
-
エラッタ 3175626
AXIバス上でキャッシュの追い出し (eviction) とストア処理間の WAW ハザードによってロード処理がハングアップする場合があるそうです。この問題を回避するために、キャッシュポリシーを強制ライトスルーに設定しています[1],[2]。 -
エラッタ 3190818
特定条件下で非キャッシュ可能な場所に対する LDM 命令が進まなくなるそうです[3]。この問題はACTLR (Auxiliary Control Register) の予約領域である16ビット目[4]を 1 にすることで回避できます。ただし、非キャッシュ可能領域に対する LDM 命令のパフォーマンスに影響を与えるとのことでした。
なお、Minima に搭載されている ra4m1 は Cortex-M4 なので、このブロックは対象外となります。Minima の場合はコンパイルオプションに-mcpu=cortex-m4
が指定されており、下記のように__ARM_ARCH_7EM__
がプリプロセッサマクロとして定義されています。
$ arm-none-eabi-gcc -mcpu=cortex-m4 -dM -E - < /dev/null | grep __ARM_ARCH_7EM__
#define __ARM_ARCH_7EM__ 1
これにより、以下のパスにある renesas.h でRENESAS_CORTEX_M4
が定義されます。
tinyusb/hw/mcu/renesas/fsp/ra/fsp/src/bsp/cmsis/Device/RENESAS/Include/renesas.h
FPU の有効化
FPU を有効化する処理です。RA4M1 シリーズのマイコンには単精度浮動小数点ユニット (FPv4-SP FPU [5]) が搭載されています[6]。
FPU へのアクセスは、CPACR レジスタ (Coprocessor Access Control Register) の CP10、CP11 の両方に 0b11 を書くことで有効化 (フルアクセス) できます[7],[8]。
定数__FPU_USED
はtinyusb/lib/CMSIS_5/CMSIS/Core/Include/core_cm4.hに定義されています。このファイルは、ブートローダーのビルド時に get_deps.py で取得した CMSIS_5 ライブラリの一部です。
__VFP_FP__
と__SOFTFP__
は、GCC によって定義されるプリプロセッサマクロです。コンパイルオプション-mfloat-abi
を hard に設定すると__SOFTFP__
は定義されませんが、__VFP_FP__
は soft および hard の両方で定義されます。
$ arm-none-eabi-gcc -mcpu=cortex-m4 -mfloat-abi=hard -mfpu=fpv4-sp-d16 -dM -E - < /dev/null | grep -E '__VFP_FP__|__SOFTFP__'
#define __VFP_FP__ 1
$ arm-none-eabi-gcc -mcpu=cortex-m4 -mfloat-abi=soft -dM -E - < /dev/null | grep -E '__VF
P_FP__|__SOFTFP__'
#define __SOFTFP__ 1
#define __VFP_FP__ 1
また、__FPU_PRESENT
は R7FA4M1AB.h で 1 として定義されています。
[対象外] Sealing Stack
このブロックは、TrustZoneを搭載したArmv8-MおよびArmv8.1-M向けのセキュリティ対策です。Cortex-Mシリーズ用のTrustZoneには、ノンセキュア側の状態遷移を悪用し、セキュア側のスタックポインタ(MSP_SやPSP_S)が指す値を、関数の戻りアドレスや割り込み復帰時のインテグリティシグネチャとして誤解釈させる攻撃があります[9]。
この攻撃を防ぐため、MSP_Sの初期値が指すアドレスに0xFEF5EDA5 (BSP_TZ_STACK_SEAL_VALUE)
を設定しています。この値は、通常の戻りアドレスやインテグリティシグネチャとして解釈されない特殊なパターンです。
この設定により、例えばSystemInit
関数から抜けてReset_Handler
に戻り、セキュア側のメインスタックが空になった状態で、スタックポインタをプロセススタックポインタ(PSP_S)に切り替えた場合に、攻撃を防ぐことができます。一方、MSP_Sが初期値ではない (セキュア側のメインスタックポインタが空ではない) 状態でPSP_Sに切り替える場合には、この処理だけでは不十分です。この場合は、MSP_Sが指すアドレスに 0xFEF5EDA5 を手動で設定する必要があります[10]。
VTOR の初期化
Cortex-M33 の場合、リセット時の VTOR の値は不定 (UNKNOWN) とされています[11]。そのため、__Vectors
シンボルが指すアドレスを VTOR として設定します。この処理はセキュアプロジェクトで実行されます。一方、ノンセキュアプロジェクトは、セキュアプロジェクトによってSCB_NS->VTOR
が設定された後に起動されるため、この処理はスキップされます。
Cortex-M4 の場合、リセット時の VTOR の値は 0x00000000 に初期化されています[12]。Cortex-M4 には TrustZone がないため、ノンセキュアプロジェクトとセキュアプロジェクトの区別はありませんが、セキュアビルドと同様に VTOR の初期化処理を行います。またアプリケーション側でこのコードを実行した場合でも、この処理によって自身のベクタテーブルで VTOR を再設定することができます。
バッテリ電源スイッチ停止
コメントに記載されてるとおりユーザーズマニュアルに記述された VBTCR1.BPWSWSTP ビットの設定フローを実行しています。VBATT 機能の使用する場合でも、パワーオンリセット後はフローに従って、このビットを 1 にする必要があります[13]。
なお、Minima がブートローダーモードに入るために使用するバッテリバックアップレジスタは、この操作の後に読み書きができるようになります[14],[15]。
[対象外] TFU (三角関数演算器) のモジュールスタート
三角関数演算のアクセラレータである TFU に対して、モジュールストップ状態を解除しています。このアクセラレータはRA4シリーズだとモーター制御用の RA4T1 に搭載されています。
[対象外] BSP 未初期化変数の早期初期化
.noinitセクション (C ランタイムで初期化されない領域) に配置された変数の初期化を行っています。このセクションに配置される変数は、C ランタイム初期化前に呼び出される R_BSP_WarmStart 関数で利用可能です。初期化する変数は、ピンアクセスの有効・無効管理用のカウンタ、HMI_Handlerの要因ごとのコールバック関数配列、レジスタプロテクションの有効・無効管理用のカウンタ配列、SystemCoreClock変数となります。
SystemCoreClockはBSP_MOCO_HZ
で初期化されています。リセット時のシステムクロックのクロックソースは、8 MHzの中速オンチップオシレータ (MOCO) です[16],[17]。そのため、この定数は tinyusb/hw/bsp/ra/boards/uno_r4/fsp_cfg/bsp/bsp_mcu_family_cfg.h で8000000
で定義されていると思われます。
ただ、システムクロック (ICLK) は クロックソースとの間に分周回路があります[18]。分周比は SCKDIVCR レジスタの ICK[2:0] によって決まり、RA4M1 の場合、リセット後の値は 16 分周となります[19]。そのため、SystemCoreClockにはBSP_MOCO_HZ/16
を入れる必要がありそうですが、このレジスタのリセット後の値は、マイコンによって異なるようです[20]。
なお、このバージョンの FSP では、BSP_MOCO_HZ
はこの箇所以外では参照されていないようです。ドキュメント等も調べましたが、すみませんがこの設定値の詳細については確認できませんでした。
BSP_MOCO_HZ
は分周後の値が格納されることを想定している、または、分周比のデフォルト値が 1 であるマイコン向けの設定値なのかもしれません。このブロックを有効化する場合はこの点を確認したほうがよさそうです。
R_BSP_WarmStart関数はSystemInit内の処理でのうち、リセット直後、クロック設定後、C ランタイム初期化後の三つのタイミングで実行されます。どの要因で呼ばれたかは、引数で判断できるようになっています。この関数の中身はテンプレートで弱定義されています。ビルドしたブートローダーではBSP_WarmStartの上書きはしていないため、このブロックは適用外としているのかと思います。
R_BSP_WarmStart 関数 (BSP_WARM_START_RESET)
リセット直後のフック処理です。今回の場合はR_BSP_WarmStart関数がスケルトンであるため、特に処理は行われません。
[対象外] クロック変数の初期化
クロック設定をスキップして、クロック変数の初期化を行っています。この処理についてはbsp_clock_init
関数と合わせて別の記事に記述します。
bsp_clock_init 関数 (クロック設定)
システムクロックの設定を行います。この処理については次の記事に記述します。
TRNG (真性乱数発生器)のリセット
RA4M1シリーズには、セキュア暗号エンジン (SCE5) が搭載されており、その中に乱数発生器があります[21]。ここでは、クロック初期化後に予期せぬ電流引き込みが発生しないように、未使用回路に対する初期化を行っています[22]。
[対象外] グラフィック電源ドメインの有効化
RA8D1のようなグラフィック電源ドメインのコントローラが搭載されているRAシリーズ向けの処理です[23]。最新のfsp (v5.7.0) では、これに対応する処理が C ランタイムの初期化以降に移動されていました。
R_BSP_WarmStart 関数 (BSP_WARM_START_POST_CLOCK)
クロック設定後のフック処理です。今回の場合は特に処理は行われません。
MSPモニタリング (SPMON) の有効化
MSP モニタリング (SPMON) の有効化を行っています。MSP がアンダーフローまたはオーバーフローした際に、ノンマスカブル割り込み (NMI) が発生するように OAD ビットを設定しています[24]。
R_ICU->NMIER
はノンマスカブル割り込みイネーブルレジスタで、各要因による割り込み許可を設定できます。ここではCPUスタックポインタモニタ割り込み許可をしています。このレジスタの各ビットは、予約ビットをのぞき、リセット後に一回だけ 1 を書き込むことができます。また、0の書き込みは無効となります。そのため、リード・モディファイ・ライトをせずにCPUスタックポインタモニタ割り込み許可ビットを 1 とし、他のビットは 0 としています[25]。
なお、BSP_PRV_STACK_LIMIT
とBSP_PRV_STACK_TOP
の定義は system.c に定義されています。
また、BSP_CFG_STACK_MAIN_BYTES
は tinyusb/hw/bsp/ra/boards/uno_r4/fsp_cfg/bsp/bsp_cfg.h に定義があり、値は0x800 (2KiB)
となっています。
[対象外] MSPLIM レジスタ設定
先ほどは Renesas の MSP モニタリングでしたが、こちらは Arm の機能となります。__set_MSPLIM
の定義は CMSIS_5 の cmsis_gcc.h にあります。
MSPLIM
は特殊レジスタで、メインスタックポインタの下限値を設定することができます[26]。設定した下限値を下回ると、UsageFault が発生します[27]。
なお、MSPLIM
以外にもPSPLIM
が存在します。また、これらのレジスタはセキュア領域用 (MSPLIM_S
、PSPLIM_S
) とノンセキュア領域用 (MSPLIM_NS
、PSPLIM_NS
) に個別で実装される場合があります。MSPLIM
およびPSPLIM
の実装有無は、Armv8-M が mainline か baseline かに加え、セキュリティ機能 (TrustZone) の有無によって決まります[28]。
この特殊レジスタが存在する場合、先ほどの SPMON は非搭載になる傾向のようです。また、最新の FSP (v5.7.0) では、Cortex-M33に限定するコードがなくなっています。
C ランタイム初期化
.bssセクションの初期化
.bssセクションをゼロクリアします。bssセクションに配置された初期値のない静的変数やグローバル変数の値はここで 0 に初期化されます。
.dataセクションの初期化
.data セクションには、初期値を持つ静的変数やグローバル変数、また .code_in_ram セクションに配置された RAM 実行関数が含まれます。このセクションの初期データは、リンカスクリプト内のAT > FLASH
によってフラッシュメモリに格納されています。初期データの先頭は、__etext
シンボルによって示されています。リンカスクリプトは以下の場所に格納されています。
tinyusb/hw/bsp/ra/linker/gcc/fsp.ld
[対象外] ITCM, DTCM の初期化
ITCM, DTCMに配置したデータの初期化を行います。Cortex-M4には非搭載のためこのコードは対象外となります。
初期化関数の実行
.init_arrayに登録されたアドレスにある関数を実行します。C++ の静的またはグローバル変数を、定義時にコンストラクタで初期化する場合は、その初期化処理へのアドレスが登録されます。また、__attribute__((constructor))
を指定した関数へのアドレスもここに登録されます。gcc でビルドした場合、これらの実行コードはコンパイル時に.text.startupセクションに分類され、リンク時に.text.startupに置かれた処理へのアドレスを.init_arrayに登録するようです。
SystemCoreClockUpdate 関数
SystemCoreClock
変数のアップデートを行います。この処理はbsp_clock_init
関数内でも呼ばれています。そのため、この処理についてもbsp_clock_init
関数と合わせて別の記事に記述します。
RTC のリセット
RTC のリセット処理を実行しています。この内容についてもbsp_clock_init
関数と合わせて別の記事で記述します。
[対象外] PmnPFS レジスタの書き込み保護解除
入出力端子機能の設定で使用する PmnPFS レジスタ[29]への書き込み保護を解除しています。PWPR.B0WI ビットをクリアして PWPR.PFSWE の書き込みができるようにし、PWPR.PFSWE を 1 にして PmnPFS レジスタの書き込みを有効にしています[30]。ビルドしたブートローダーではこのブロックは対象外です。
[対象外] ポートセキュリティ属性レジスタのリセット
各ポートのセキュリティ属性をリセットしています。PMSAR[m] の n ビットによって、Pmn のセキュリティ属性 (0:セキュア, 1:ノンセキュア) を設定できます[31]。セキュリティ属性のデフォルト値は RA シリーズによって異なるようです。具体的にはRA8 シリーズでは、セキュリティ属性のデフォルト値はセキュアであり[32]、それ以前のシリーズではノンセキュアとなってます。今回確認しているバージョンのFSPでは、RA8シリーズに非対応であったため常にノンセキュアで初期化していますが、v5.7.0では以下のように場合分けされています。
[対象外] セキュリティ機能の初期化
セキュリティ機能の初期化を行っています。ユーザーの設定 (マクロ) に合わせてノンセキュア側の FPU アクセス設定や、メモリや周辺モジュールのセキュリティ属性の設定などが行われています。また、ピンや ELC (イベントリンクコントローラ) のセキュリティ設定を行うための関数が弱定義されており、この関数内で実行されます。
R_BSP_WarmStart関数 (BSP_WARM_START_POST_C)
C ランタイム初期化後のフック処理です。今回の場合は特に処理は行われません。
割り込み設定
割り込みに関する設定を行っています。bsp_irq_cfg
関数は、tinyusb/hw/mcu/renesas/fsp/ra/fsp/src/bsp/mcu/all/bsp_irq.c で定義されています。
RA4M1 の場合、対象外となるセキュリティ関連の処理は対象外となるため、処理内容は下記のようになります。
IELSR は ICU イベントリンク設定レジスタです[33]。NVIC で使用する IRQ 要因の選択を、弱定義されたg_interrupt_event_link_select
の値によって設定しています。
配列のインデックスはIRQ番号に対応しております。この番号はベクタテーブルの例外番号16を0として以降は連番で割り振られています[34]。
例えば、ベクタテーブルの例外番号 16 に登録した割り込みハンドラの要因は、IELSR0 の IELS[7:0] で設定したイベント信号となります。イベント信号はハードウェアマニュアルの表13.4 イベントテーブルに記述されています[35]。ベクタテーブルの例外番号 16 にUSBFS_USBI
割り込みのハンドラを登録したい場合は、このフィールドに 033h を設定します。なお、FSP では発生元が IELSRn となるベクタテーブルの領域を .application_vector セクションにアプリケーションベクタとして配置することが想定されています。
tinyusb では tinyusb/hw/bsp/ra/family.c にアプリケーションベクタと合わせてg_interrupt_event_link_select
が定義されていますが、今回ビルドしたブートローダーでは、パッチをあてて、arduino-renesas-bootloader/src/irq_table.c内で定義したものをリンクするようにしています。
なお、BSP_PRV_IELS_ENUM
マクロは、引数の先頭にELC_
を結合するマクロで、tinyusb/hw/bsp/ra/boards/uno_r4/fsp_cfg/bsp/bsp_mcu_family_cfg.h で定義されています。結合後のマクロは fsp/ra/fsp/src/bsp/mcu/ra4m1/bsp_elc.h で定義されています。
bsp_init関数
bsp_init
関数は、tinyusb/hw/mcu/renesas/fsp/ra/fsp/src/bsp/mcu/all/bsp_common.cにスケルトンが弱定義されており、今回の場合はこれがリンクされます。そのため、特に処理は行われません。
-
Arm "Cortex-M85 AT640 and Cortex-M85 with FPU AT641 Software Developer Errata Notice Document version: 15.0 Document ID: SDEN-2236668", p.32, " 3175626 AXI hang due to dependency between read data channel and write response channel " ↩︎
-
Arm "Arm® Cortex®-M85 Processor Technical Reference Manual Revision: r1p1", p.88, "5.14 MSCR, Memory System Control Register" ↩︎
-
Arm "Cortex-M85 AT640 and Cortex-M85 with FPU AT641 Software Developer Errata Notice Document version: 15.0 Document ID: SDEN-2236668", p.56, "3190818 Under limited circumstances, LDM to normal non-cacheable AXI location can not complete" ↩︎
-
Arm "Arm® Cortex®-M85 Processor Technical Reference Manual Revision: r1p1", p.69, "5.9 ACTLR, Auxiliary Control Register" ↩︎
-
Arm "ARMv7-M Architecture Reference Manual Version: E.e", p.A2-34, "A2.5 The optional Floating-point Extension" ↩︎
-
Renesas Electronics Corporation, "Renesas RA4M1グループ ユーザーズマニュアル ハードウェア編 Rev.1.10", 2023.09, p.74, "2.1.1 CPU" ↩︎
-
Arm "ARMv7-M Architecture Reference Manual Version: E.e", p.A2-61, "A2.6 Coprocessor support" ↩︎
-
Arm "ARMv7-M Architecture Reference Manual Version: E.e", p.B3-614, "B3.2.20 Coprocessor Access Control Register, CPACR" ↩︎
-
Arm "Stack sealing and why it is needed in TrustZone for Armv8-M Document ID: 102446"。具体的な攻撃方法は文献の5. Exampleに記載されています。 ↩︎
-
Arm "Stack sealing and why it is needed in TrustZone for Armv8-M Document ID: 102446", p.11, "4.4 Stack sealing value" ↩︎
-
Arm "Arm® Cortex® -M33 Devices Revision: r0p4 Generic User Guide", p4-267, "4.2.1 System control block registers summary" ↩︎
-
Arm "Cortex-M4 Revision r0p0 Technical Reference Manual ARM DDI 0439B (ID030210)", p4-3, "4.2 Register summary" ↩︎
-
Renesas Electronics Corporation, "Renesas RA4M1グループ ユーザーズマニュアル ハードウェア編 Rev.1.10", 2023.09, p.239, "11.2.1 VBATT コントロールレジスタ 1(VBTCR1)" ↩︎
-
Renesas Electronics Corporation, "Renesas RA4M1グループ ユーザーズマニュアル ハードウェア編 Rev.1.10", 2023.09, p.239, "11.2.1 VBATT コントロールレジスタ 1(VBTCR1)" ↩︎
-
Renesas Electronics Corporation, "Renesas RA4M1グループ ユーザーズマニュアル ハードウェア編 Rev.1.10", 2023.09, p.256, "11.3.4 VBATT バックアップレジスタの使用法" ↩︎
-
Renesas Electronics Corporation, "Renesas RA4M1グループ ユーザーズマニュアル ハードウェア編 Rev.1.10", 2023.09, p.141, "8.1 概要" ↩︎
-
Renesas Electronics Corporation, "Renesas RA4M1グループ ユーザーズマニュアル ハードウェア編 Rev.1.10", 2023.09, p.148, "8.2.2 システムクロックソースコントロールレジスタ(SCKSCR)" ↩︎
-
Renesas Electronics Corporation, "Renesas RA4M1グループ ユーザーズマニュアル ハードウェア編 Rev.1.10", 2023.09, p.179, "8.7.1 システムクロック(ICLK)" ↩︎
-
Renesas Electronics Corporation, "Renesas RA4M1グループ ユーザーズマニュアル ハードウェア編 Rev.1.10", 2023.09, p.146, "8.2.1 システムクロック分周コントロールレジスタ(SCKDIVCR)" ↩︎
-
Renesas Electronics Corporation, "Renesas RA4T1グループ ユーザーズマニュアル ハードウェア編 Rev.1.20", Dec 2024, p.141, "8.2.2 SCKDIVCR : システムクロック分周コントロールレジスタ", この場合、ICK[2:0]のリセット後の値は 4 分周となっています。 ↩︎
-
Renesas Electronics Corporation, "Renesas RA4M1グループ ユーザーズマニュアル ハードウェア編 Rev.1.10", 2023.09, p.1548, "46.1 概要" ↩︎
-
Renesas Electronics Corporation, "Renesas RA4M1グループ ユーザーズマニュアル ハードウェア編 Rev.1.10", 2023.09, p.235, "10.9.14 未使用回路に対するモジュールストップ機能" ↩︎
-
Renesas Electronics Corporation, "Renesas RA8D1グループ ユーザーズマニュアル ハードウェア編 Rev.1.20", Nov 2024, p.310, "10.2.12 PDCTRGD : グラフィック電源ドメインコントロールレジスタ" ↩︎
-
Renesas Electronics Corporation, "Renesas RA4M1グループ ユーザーズマニュアル ハードウェア編 Rev.1.10", 2023.09, p.310, "15.2.2 オーバーフローエラーとアンダーフローエラー" ↩︎
-
Renesas Electronics Corporation, "Renesas RA4M1グループ ユーザーズマニュアル ハードウェア編 Rev.1.10", 2023.09, p.270, "13.2.3 ノンマスカブル割り込みイネーブルレジスタ(NMIER)" ↩︎
-
Arm " Arm® v8-M Architecture Reference Manual DDI0553B.y ID09082024", p.1757, "D1.2.177 MSPLIM, Main Stack Pointer Limit Register" ↩︎
-
Arm " Arm® v8-M Architecture Reference Manual DDI0553B.y ID09082024", p.1897, "D1.2.270 UFSR, UsageFault Status Register" ↩︎
-
Arm " Arm® v8-M Architecture Reference Manual DDI0553B.y ID09082024", p.115, "B3.21 Stack limit checks" ↩︎
-
Renesas Electronics Corporation, "Renesas RA4M1グループ ユーザーズマニュアル ハードウェア編 Rev.1.10", 2023.09, p.429, "19.2.5 ポート mn 端子機能選択レジスタ(PmnPFS/PmnPFS_HA/PmnPFS_BY)(m = 0 ~ 9; n = 00 ~ 15)" ↩︎
-
Renesas Electronics Corporation, "Renesas RA4M1グループ ユーザーズマニュアル ハードウェア編 Rev.1.10", 2023.09, p.436, "19.5.1 端子機能の設定手順" ↩︎
-
Renesas Electronics Corporation, "Renesas RA4T1グループ ユーザーズマニュアル ハードウェア編 Rev.1.20", Dec 2024, p.431, "18.2.8 PmSAR : ポートセキュリティ属性レジスタ (m = 0~5、8)" ↩︎
-
Renesas Electronics Corporation, "Renesas RA8M1グループ ユーザーズマニュアル ハードウェア編 Rev.1.20", Nov 2024, p.638, "19.2.9 PmSAR : ポートセキュリティ属性レジスタ (m = 0~9, A, B)" ↩︎
-
Renesas Electronics Corporation, "Renesas RA4M1グループ ユーザーズマニュアル ハードウェア編 Rev.1.10", 2023.09, p.275,"13.2.6 ICU イベントリンク設定レジスタ n(IELSRn)" ↩︎
-
Renesas Electronics Corporation, "Renesas RA4M1グループ ユーザーズマニュアル ハードウェア編 Rev.1.10", 2023.09, p.280, "13.3.1 割り込みベクタテーブル 表13.3 割り込みベクタテーブル" ↩︎
-
Renesas Electronics Corporation, "Renesas RA4M1グループ ユーザーズマニュアル ハードウェア編 Rev.1.10", 2023.09, p.282, "13.3.2 イベント番号" ↩︎
Discussion