📖

Intel APXの解説（機能編）

に公開
x64
apx
ccmpscc
ctestscc
tech

初めに

Intel APXは既存命令の拡張と新しい命令群のセットです。
今月始め (2023/12/1)、拙作のXbyakをAPX対応させて、とっても詳しくなった（自称）ので、改めて解説します。
APXは主に次の特徴を持ちます。

  • 16個の汎用レジスタGPR (General-Purpose Register) r16, ..., r31が追加された。
  • 多くの命令に新しいデータ宛て先NDD (New Data Destination) が追加されて3オペランド対応した。
  • 新しい条件命令が追加された。
  • 雑多な機能拡張
    • フラグ更新抑制フラグ
    • setCC/imulのゼロ拡張

Intelエミュレータsde

解説の前に準備をしましょう。APXはまだ登場していないCPUの機能なので手元のCPUでは実験できません。Intelが開発エミュレータsde (Software Development Emulator)を提供しているのでそれを使います。
リンク先では9.21.1が「最新」と表示されてますが2023/12/27時点で9.27が最新バージョンなので注意しましょう。
適当にパスを通してsde -helpで使い方が表示されます。たとえばsde -gnr -- ./a.outでGranite Rapidsの機能をエミュレートして./a.outを実行します。
APXを使うには-futureを指定します。

sde -future -- ./a.out

xedを使うと逆アセンブルできます。たとえば

#include <stdio.h>
#include <xbyak/xbyak.h>
#include <fstream>

struct Code : Xbyak::CodeGenerator {
    Code()
    {
        add(r20, r21, ptr[r22+r30*4]);
        sub(r20|T_nf, r21, ptr[r22+r30*4]);
    }
};

int main() {
    Code c;
    std::ofstream ofs("out.bin", std::ios::binary);
    ofs.write((const char*)c.getCode(), c.getSize());
}

というようにコード生成したバイナリデータをout.binというファイルに保存して、

% xed -64 -ir out.bin
XDIS 0: BINARY    APXEVEX    62ACD810032CB6           add r20, r21, qword ptr [r22+r30*4]
XDIS 7: BINARY    APXEVEX    62ACD8142B2CB6           sub r20, r21, qword ptr [r22+r30*4]
# end of text section.
(snip)

で逆アセンブル結果を見られます。Xbyakを開発するときに無くてはならない機能です。
それでは準備が整ったので、APXの解説を始めましょう。

新しい汎用レジスタ

従来x64ではrax, rbx, rcx, rdx, rsi, rdi, rbp, rsp(スタックポインタ)とr8, ..., r15の16個の汎用レジスタがありました。
APXではそれに加えてr16, ..., r31の64ビットレジスタが追加されて倍増しました。これでARM64やRISC-Vなみの汎用レジスタ数となります。
従来と同様、64ビットレジスタの下位32ビット, 16ビット, 8ビットをそれぞれ

  • r16d, ..., r31d
  • r16w, ..., r31w
  • r16b, ..., r31b

でアクセスできます。add(r30d, r31d)やlea(r20, ptr[r16+r8])のように使えます。
レジスタが増えて複雑な計算中のメモリ退避回数を減らせるため、楕円曲線暗号の実装などで高速化が見込まれます。

3オペランド対応

addやxorなどの基本的な算術・論理演算命令やシフト命令が3オペランド対応しました。
add(dst, src1, rsc2)はdst = src1 + src2を意味します。
もちろん追加された汎用レジスタも使えるのでadd(r20, r21, r22)と書けます。これだけ見るともはやRISC系CPUと区別がつかないですね。

新しい条件命令ccmpSCCとctestSCC

従来の比較命令cmpやテスト命令testの条件つき命令が追加されました。条件にしたがってeflags（のOF, SF, ZF, CF）を更新します。
SCCの部分はb (blow), lt (less than)などの分岐命令の条件コードCC (Condition Code)が入ります。SCCはSource CCの略です。
ccmpSCCはccmpSCC(op1, op2, dfv)という形で使い、op1, op2はレジスタ, メモリ, 即値のいずれかでcmp(op1, op2)が有効な組合せ, dfv (default flags value)は0から15までの定数値（後述）です。
ctestSCCも同様にctestSCC(op1, op2, dfv)という形をとります。

cmovCC(op1, op2): # 従来のcmov（比較のため）
  if eflags == CC:
    mov(op1, op2)

ccmpSCC(op1, op2, dfv = 0):
  eflags = cmp(op1, op2) if eflags == SCC else dfv

ctestSCC(op1, op2, dfv = 0):
  eflags = test(op1, op2) if eflags == SCC else dfv

これらの命令は複雑な条件チェックにおける分岐命令を削減します。
たとえばレジスタr1, r2に対してrax = (r1 > 3) && ((r2 & 1) == 0);としたいとしましょう。
従来ならば次のように書く必要がありました。

   xor_(eax, eax); # rax = 0
   cmp(r1, 3);
   jbe(endL);
   and(r2, 1);
   setz(al); // al = 1 if (r2 & 1) == 0
L(endL);

setCCを使って分岐命令を一つ減らしましたが、a == 1 && b == 2 && c == 3みたいな条件なら、2回は分岐する必要があります（凝ったテクニックを使わなければ）。
これに対して新しい条件命令を使うと次のように書けます。

xor_(eax, eax);
cmp(r1, 3);
ctesta(r2, 1); // eflags = (r1 > 3) ? (r2 & 1) : dfv(=0);
setz(al); // rax = 1 if elfags == ZF else 0

まずr1と3を比較してeflagsを更新し、それがa (above)のときにeflags = r2 & 1をセットします。
そうでないときはeflags = dfv = 0です。更新後のeflags対して、ZF=1ならrax = 1とします。
Xbyakではdfvのデフォルト値は0としました。一般にはT_of (=8), T_sf (=4), T_zf (=2), T_cf (=1)のor値を設定します。

先程のa == 1 && b == 2 && c == 3も

xor_(eax, eax);
cmp(p1, 1);
ccmpe(p2, 2);
ccmpe(p3, 3);
sete(al);

と簡潔に書けます。すばらしい。

メモリ例外を起こさない条件mov命令cfcmovCC

従来のcmovCCは、たとえばcmova r, memのとき、条件aが成り立たないときはレジスタrは変更されませんがmemはメモリread可能でなければなりませんでした。
cfcmovはその制約を回避し、条件が成立しないときはメモリアクセスしません。cfはconditional faultingの略。

cfcmovCC(r, ptr[rax]); // if (CC) { r = [rax]; } else { r = 0; }

3オペランドにも対応し、

cfcmovCC(dst, r, ptr[rax]); // if (CC) { dst = [rax]; } else { dst = r; }

となります。rとptr[rax]の順序に注意。条件が成立したときは3番目の引数の値、不成立なら2番目の引数の値です。
従来のcmovCCも3オペランド拡張されていますが、条件に関わらず常にメモリアクセスは発生します。

cmovCC(dst, r, ptr[rax]); // tmp = [rax]; if (CC) { dst = tmp; } else { dst = r; }

これは、条件に限らず同じ時間で実行することでタイミング攻撃などのサイドチャネル攻撃を防ぐ暗号用のコードを書くときに利用します。

フラグ更新抑制

x86は基本的にほぼ全ての演算命令で、演算後の値に応じてeflagsが更新されていました。
特に多倍長演算の実装では、その仕様が足かせになることがあり、mulxやshlxなどのフラグを更新しない命令が追加されてきました。
APXではadd, sub, mul, xorなどの命令が3オペランド対応になると同時にフラグ更新を抑制するフラグNF (no flags = status flags update suppression)を指定できるようになりました。
アセンブリ言語レベルで、どういう文法になるかは現状では決まっていない（2023/12/1?時点）のでXbyakではAVX-512ライクにT_nfをつける文法としました。
add(r10, r11, r12);と異なりadd(r10|T_nf, r11, r12);はeflagsを更新しません。

sample/no_flags.cpp

#include <stdio.h>
#include <xbyak/xbyak.h>

struct Code : Xbyak::CodeGenerator {
  Code(bool nf) {
    xor_(eax, eax); // CF = 0
    mov(eax, -1);
    if (nf) {
      puts("no flags (with T_nf)");
      add(eax|T_nf, eax, 1); // does not change CF
    } else {
      puts("change flags (without T_nf)");
      add(eax, eax, 1); // CF = 1
    }
    adc(eax, 0); // eax = CF ? 1 : 0
    ret();
  }
};

int main() {
  for (int i = 0; i < 2; i++) {
    Code c(i);
    printf("i=%d ret=%d\n", i, c.getCode<int(*)()>()());
  }
}

% sde -future -- ./a.out
change flags (without T_nf)
i=0 ret=1
no flags (with T_nf)
i=1 ret=0

T_nfをつけるとCFが変更されないのを確認できます。

setCCのゼロ拡張

条件CCに従ってレジスタを1か0に設定するsetCC命令は8ビットレジスタしか指定できず、上位ビットを変更しません。そのため事前に全体をゼロクリアする必要があり、非常に使い勝手が悪いものでした。
APXではsetCCに上位ビットをゼロクリアするフラグZU (zero upper)を指定できるようになりました。こちらも指定文法が不明瞭なため、XbyakではT_zuをつけることにしました。
setz(al|T_zu)はrax = (ZF == 1)という意味になります。setCCの他に何故かimulだけがT_zuを指定できるようになっています。

ccmpSCCの説明で紹介した

xor(rax, rax);
cmp(p1, 1);
ccmpe(p2, 2);
ccmpe(p3, 3);
sete(al);

もT_zuを使うと

cmp(p1, 1);
ccmpe(p2, 2);
ccmpe(p3, 3);
sete(al|T_zu);

と書けます。

まとめ

Intel APXの拡張された機能を紹介しました。汎用レジスタ倍増、3オペランド対応の他にフラグ回りの大きい拡張、細かい改良があります。
CPUとコンパイラが対応したら再コンパイルするだけで性能向上が見込まれるというのも納得できますね。

GitHubで編集を提案

Discussion