【2026年開発始動】半導体量子コンピュータの『神経系』が冷凍機へ。Artix-7で挑むクライオCMOS開発ロードマップ
1. はじめに：半導体量子コンピュータの「今」と「これから」
半導体量子コンピュータとは、私たちの身近にあるスマートフォンやPCのチップと同じ「シリコン」などの半導体上に、ナノサイズの「箱（量子ドット）」を作り、そこに電子を閉じ込めて「量子ビット」として利用する方式です。
最大の利点は、既存の高度な半導体製造技術（CMOSプロセス）をそのまま転用できること。 これにより、将来的に数百万個という膨大な量子ビットを1つのチップに集積できる可能性を秘めています。
しかし、2025年末に冷凍機を含めた実機システムを世に送り出した私たちが今、直面しているのは**「制御線の壁」**です。
2. 解決策は「冷凍機の中」にある：クライオCMOSの必然性
現在、量子ビットを操作するための信号は室温の装置で作られ、長い同軸ケーブルを通って極低温の量子ビットへと届けられています。ビット数が増えれば配線も増え、そこから侵入する「熱」が量子ビットを破壊してしまいます。
この「配線爆発」を解決する唯一の鍵が、冷凍機の4K（マイナス269度）ステージで動作する制御回路、**「クライオCMOS」**です。
私たちは、将来の専用ASIC（注文仕立ての専用チップ）開発への第一歩として、極低温での動作実績が豊富な Artix-7（FPGA） をベースにした制御ユニットの開発をスタートします。
参考文献：
A Reconfigurable Cryogenic Platform for the Classical Control of Scalable
Quantum Computers
3. 制御の設計思想：マイクロ波を使わない「Exchange-only」方式
今回採用するのは、高価で複雑なマイクロ波を使わない**「Exchange-only」方式**です。これは、電子同士を近づけたり離したりする「交換相互作用」を、ベースバンドパルス（直流パルス）で制御する手法です。
6つの量子ビットを統べるために、以下の計13本の制御線をナノ秒（10億分の1秒）精度で同期させる必要があります。
- プランジャー（電位制御）: 6本（ドットの状態を安定させる）
- Jゲート（交換相互作用制御）: 5本（量子ビット間の対話を司る）
- ソース・ドレイン: 2本（電子の供給と電流経路）
この13本の「指先」が完璧に同期して初めて、量子計算は成立します。
2026年 第0フェーズ：50K極低温 13ch同期ループバック試験計画
Artix-7がマイナス223度で正しく「脳」として機能し、13チャネルのパルスを1ns以下のズレで出力できるかを検証します。前哨戦です。
2026年 第1フェーズ：4K極低温 13ch同期ループバック試験計画
Artix-7がマイナス269度で正しく「脳」として機能し、13チャネルのパルスを1ns以下のズレで出力できるかを検証します。
ステップA：FPGA基板の「クライオ対応」改造 (Pre-check)
市販の評価ボードをそのまま冷やしてはいけません。先行研究（Delft工科大学など）の知見に基づき、以下の物理的改造を施します。
- 電源系: 熱源となる電圧レギュレータは室温に配置。4KステージへはDCで直接給電します。
- クロック: 極低温で停止してしまう水晶発振器は使用せず、室温から安定したクロック信号を同軸ケーブルで供給します。
- 部品交換: 低温で容量が抜けるセラミックコンデンサを、極低温でも安定するタンタルやOS-CONへと換装します。
ステップB：4Kループバック回路の構築
4Kステージ上で「パルスの品質」を純粋に評価するための仕組みを作ります。
- Artix-7から13チャネルのパルスを出力。
- 4Kステージ上のテスト基板でこれらの信号を折り返し（ループバック）、再び室温の高速オシロスコープへ戻します。
- 等長配線の徹底: 測定誤差をなくすため、13本すべての配線長を物理的に完全に揃えます。
ステップC：ナノ秒精度の同期計測と補正
実際に6量子ビット操作を模したパルスを走らせ、性能を限界まで引き出します。
- 同期精度の実証: 13本のパルスが「同時に」届いているかを確認。目標はジッタ/スキュー共に1ns以下です。
-
IDELAY2による動的補正: 先行研究でも動作が確認されているArtix-7の
IDELAY機能を用い、極低温下で発生する微細なタイミングのズレをデジタル的に校正します。
2025年末の実機システム発表を受け、2026年の最重要ミッションである「クライオCMOS制御ユニット」の開発がいよいよ始動します。
クライオCMOS開発ロードマップ：第1期「4K FPGAによる13chパルス制御の確立」
1. 開発のねらい：なぜ「いきなりDAC」ではないのか？
私たちの目標は、マイナス269度（4K）の極低温下で、6つの量子ビットを統べる13本の制御線をナノ秒精度で操ることです。
しかし、極低温環境では予期せぬロジックエラーやタイミングのズレが生じます。そのため、まずは**「デジタル信号がロジック通りに出力されるか」**を検証し、その後にDAC（アナログ変換）へと進む2段階のアプローチを採ります。
2. FPGA実装：13chシーケンシャル・パルス生成コード
Artix-7のBRAM（メモリ）を活用し、HRL論文の「10nsパルス」を再現するコードを作成します。100MHzクロックを使用し、1サイクル10ns単位で13チャネル（P1-P6, J12-J56, SD）を制御します。
Verilogコード：cryo_pulse_sequencer.v
// 13ch Quantum Pulse Sequencer for Artix-7
module cryo_pulse_sequencer (
input wire clk, // 100MHz (1step = 10ns)
input wire rst_n, // 同期リセット
input wire start_trig, // ゲート操作開始フラグ
output reg [12:0] q_pulses // [12:7]P1-P6, [6:2]J12-J56, [1:0]S/D
);
// 内部メモリアドレス管理
reg [7:0] addr;
reg is_running;
// --- パルスシーケンス定義 (ROM) ---
// HRL論文のFW-CNOT等を模したシーケンス
// P-gate補償(bit 12:7)とJ-gate(bit 6:2)を同時に制御
function [12:0] get_gate_step(input [7:0] index);
case(index)
8'd0: get_gate_step = 13'b000000_00000_00; // Idle
8'd1: get_gate_step = 13'b111111_00000_00; // P-gate Compensation ON
8'd2: get_gate_step = 13'b111111_10000_00; // J12 Exchange ON (10ns)
8'd3: get_gate_step = 13'b111111_00000_00; // J12 OFF (P-gate維持)
8'd4: get_gate_step = 13'b000000_00000_00; // All OFF
default: get_gate_step = 13'b0;
endcase
endfunction
// --- メインロジック ---
always @(posedge clk) begin
if (!rst_n) begin
addr <= 8'd0;
is_running <= 1'b0;
q_pulses <= 13'b0;
end else begin
if (start_trig && !is_running) begin
is_running <= 1'b1;
addr <= 8'd0;
end else if (is_running) begin
q_pulses <= get_gate_step(addr);
if (addr == 8'd15) begin // シーケンス終了（例として16ステップ）
is_running <= 1'b0;
addr <= 8'd0;
end else begin
addr <= addr + 8'd1;
end
end else begin
q_pulses <= 13'b0;
end
end
end
endmodule
3. 具体的な試験手順：デジタル・ループバックからアナログ波形へ
ステップ①：4Kデジタル・ループバック（ロジック検証）
まずはDACを介さず、FPGAのデジタルI/O（LVCMOS）を直接測定します。
- 改造基板の設置: 外部クロック供給（室温から同軸）に改造したArtix-7ボードを4Kステージに固定。
- デジタル出力の観測: 13chの出力を4Kステージ上の基板でループバックさせ、同軸ケーブルで室温のオシロスコープへ戻します。
- 判定基準: 論文のパルス幅（10ns等）が、極低温下でも安定して出力されているか、チャネル間のズレ（スキュー）が1ns以下かをデジタルレベルで確認。
ステップ②：IDELAY2による精密校正
配線によるわずかな遅延の差を、Artix-7の物理層機能で補正します。
-
ODELAYE2の適用: 各チャネルの出力に
ODELAYE2を挿入し、4Kでの実測値に基づいて78ps単位のディレイを調整します。これにより、PゲートとJゲートのパルスを物理的に「同時に」量子ビットへ届ける準備を整えます。
ステップ③：DAC統合・アナログ波形評価
デジタル品質が確認できたら、いよいよDACを接続します。
- DACボード接続: 4K対応の高速DAC基板をArtix-7に接続。
- アナログパルスの観測: 論文に記載されているような、電圧の重畳（JゲートON時のPゲート補償）がアナログ波形として正しく合成されているかを評価します。
- 熱負荷測定: DAC動作時の4Kステージの温度上昇を監視し、冷凍機の負荷が許容範囲内であることを確認します。
2026年の展望
この初期試験により「4K FPGAによる13ch同期制御」の再現性が証明されれば、私たちの半導体量子コンピュータは、外部装置に頼らない「真の集積化」へと大きく前進します。
次は、この13chパルスをより高速な400MHz（2.5ns分解能）で動作させるための**「高速クロックドメイン設計」、あるいは「DACへの高速パラレルインターフェース設計」**の詳細を詰めていきます。
おわりに：次世代の量子コンピュータへ
このArtix-7による4K試験は、単なる実験ではありません。ここで得られる「極低温下でのパルス制御ノウハウ」こそが、将来のクライオASIC設計の黄金律（ゴールデンモデル）となります。
量子ビット開発と並行して進めるこの「神経系」の構築が、2025年末に発表した実機システムを、真の計算機へと昇華させるのです。
Discussion